JK觸發(fā)器是數(shù)字電路觸發(fā)器中的一種基本電路單元。JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能奡為齊全。在實際應(yīng)用中，它不僅有很強的通用性，而且能靈活地轉(zhuǎn)換其他類型的觸發(fā)器。由JK觸發(fā)器可以構(gòu)成D觸發(fā)器和T觸發(fā)器。
功能描述
邊沿型JK觸發(fā)器的狀態(tài)轉(zhuǎn)移真值表、特征方程、狀態(tài)轉(zhuǎn)移圖及激勵表與主從JK觸發(fā)器完全一致，只不過在畫工作波形圖時，不用考慮一次變化現(xiàn)象。
脈沖工作特性
該觸發(fā)器無一次變化現(xiàn)象，輸入信號可在CP 觸發(fā)沿由1變0時刻前加入。由圖7.6.1可知，該電路要求J、K信號先于CP 信號觸發(fā)沿傳輸?shù)紾3、G4的輸出端,為此它們的加入時間至少應(yīng)比CP 的觸發(fā)沿提前一級與非門的延遲時間。這段時間稱為建立時間test。
輸入信號在負跳變觸發(fā)沿來到后就不必保持，原因在于即使原來的J、K信號變化,還要經(jīng)一級與非門的延遲才能傳輸?shù)紾3和G4的輸出端,在此之前，觸發(fā)器已由G12、G13、G22、G23的輸出狀態(tài)和觸發(fā)器原先的狀態(tài)決定翻轉(zhuǎn)。所以這種觸發(fā)器要求輸入信號的維持時間極短，從而具有很高的抗干擾能力，且因縮短tCPH 可提高工作速度。
從負跳變觸發(fā)沿到觸發(fā)器輸出狀態(tài)穩(wěn)定，也需要一定的延遲時間tCPL。顯然,該延遲時間應(yīng)大于兩級與或非門的延遲時間。即tCPL大于2.8tpd。
綜上所述，對邊沿JK 觸發(fā)器歸納為以下幾點：
1.邊沿JK 觸發(fā)器具有置位、復(fù)位、保持（記憶）和計數(shù)功能； 2.邊沿JK 觸發(fā)器屬于脈沖觸發(fā)方式，觸發(fā)翻轉(zhuǎn)只在時鐘脈沖的負跳變沿發(fā)生； 3.由于接收輸入信號的工作在CP下降沿前完成，在下降沿觸發(fā)翻轉(zhuǎn)，在下降沿后觸發(fā)器被封鎖，所以不存在一次變化的現(xiàn)象,抗干擾性能好，工作速度快。
jk觸發(fā)器圖片
jk觸發(fā)器的特性方程
電路結(jié)構(gòu)
主從JK 觸發(fā)器是在主從RS觸發(fā)器的基礎(chǔ)上組成的，在主從RS觸發(fā)器的R端和S端分別增加一個兩輸入端的與門G11和G10，將Q端和輸入端經(jīng)與門輸出為原S端，輸入端稱為J端，將Q端與輸入端經(jīng)與門輸出為原R端，輸入端稱為K端。
工作原理
由上面的電路可得到S=JQ,R=KQ。代入主從RS觸發(fā)器的特征方程得到:
當
J=1，K=0時，Qn+1=1；
J=0，K=1時，Qn+1=0；
J=K=0時，Qn+1=Qn；
J=K=1時，Qn+1=~Qn；
由以上分析，主從JK 觸發(fā)器沒有約束條件。在J=K=1時,每輸入一個時鐘脈沖，觸發(fā)器翻轉(zhuǎn)一次。觸發(fā)器的這種工作狀態(tài)稱為計數(shù)狀態(tài)，由觸發(fā)器翻轉(zhuǎn)的次數(shù)可以計算出輸入時鐘脈沖的個數(shù)。
jk觸發(fā)器的邏輯功能
J-K觸發(fā)器的邏輯功能：
JK觸發(fā)器再有時鐘脈沖作用時（CP=1）當J=0 K=0時狀態(tài)保持不變當J= 0 K=1時次態(tài)為0態(tài)當J=1 K=0時次態(tài)為1態(tài)當J=1 K=1時次態(tài)與現(xiàn)態(tài)相反 D觸發(fā)器（由與非門構(gòu)成）：當D=1時，Q=0；當D=0時，Q=1；
D觸發(fā)器的邏輯功能：
當SD=1且RD=0時(SD的非為0，RD的非為1，即在兩個控制端口分別從外部輸入的電平值，原因是低電平),不論輸入端D為何種狀態(tài)，都會使Q=0，Q非=1，即觸發(fā)器置0；當SD=0且RD=1(SD的非為1，RD的非為0）時，Q=1，Q非=0，觸發(fā)器置1,SD和RD通常又稱為直接置1和置0端。我們設(shè)它們均已加入了高電平，不影響電路的工作。
jk觸發(fā)器真值表
JK觸發(fā)器是一種功能較完善，應(yīng)用很廣泛的雙穩(wěn)態(tài)觸發(fā)器。主從型JK觸發(fā)器由兩個可控RS觸發(fā)器串聯(lián)組成，分別稱為主觸發(fā)器和從觸發(fā)器。J和K是信號輸入端。時鐘CP控制主觸發(fā)器和從觸發(fā)器的翻轉(zhuǎn)。
Q*（Q的次態(tài)）=JQ‘+k'Q，這個是狀態(tài)方程，J、K分別是輸入端J、K的輸入邏輯表達式，異步時序中，S’和R‘來決定瞬間置高和瞬間置低（低電平）
根據(jù)電路輸入級特點，凡是TTL電路輸入端懸空，都等效于輸入高電平。所以k端只要懸空，也算作輸入1。
JK觸發(fā)器的狀態(tài)方程是J乘以Q的n次方的反，再或上K的反乘以Q的n次方。
